

Федеральное государственное бюджетное образовательное учреждение высшего
образования
«Национальный исследовательский университет «МЭИ»

КУРСОВАЯ РАБОТА
по курсу "Микропроцессорные системы"

Проектирование микропроцессорной системы на базе МК i8051

Аппаратная часть

Выполнил: Давыдова Е.П.

Группа: А-09-23

Вариант: 2

Дата: 06.10.26

Проверил: Ключанский А.А.

Дата:

Москва, 2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ.....	3
1. Разработка аппаратной части.....	4
1.1. Разработка структурной и функциональной схем.....	4
1.2. Разработка микропроцессорного устройства.....	5
1.3. Разработка панели управления.....	8
1.4. Разработка двухпортового буфера.....	10
1.5. Разработка интерфейсных устройств ввода-вывода.....	13
1.6. Повышение помехоустойчивости МПС.....	14
СПИСОК ЛИТЕРАТУРЫ.....	15
ПРИЛОЖЕНИЕ А. Перечень элементов.....	16
ПРИЛОЖЕНИЕ Б. Схема электрическая принципиальная.....	17

ВВЕДЕНИЕ

Целью курсовой работы является приобретение навыков разработки микропроцессорных систем (МПС) и оформления документации на примере проектирования системы управления объектом. МПС принимает информацию $\{X\}$ об объекте управления от датчиков, вырабатывает управляющие воздействия $\{Y\}$ в соответствии с заданным алгоритмом управления и подаёт их на исполнительные механизмы.

В качестве основы для построения МПС выбран микроконтроллер (МК) семейства MCS-51 — AT89S53, который реализует задачи микропроцессорного модуля. Оперативную память образуют внутреннее ОЗУ МК и внешнее двухпортовое статическое ОЗУ IDT7005, в котором организуется кольцевой буфер. Постоянная память и контроллер прерываний — внутренние узлы МК. Устройства ввода-вывода — выводы портов МК, второй порт буфера и 8-разрядный выходной регистр. Пульт управления — матричная клавиатура и семисегментный индикатор.

В работе в соответствии с ЕСКД разработаны структурная, функциональная и принципиальная электрические схемы МПС (вариант 2, группа А-09-23), выполнены расчёты элементов сопряжения и построены временные диаграммы обмена МК с буфером.

В курсовой работе разработана аппаратная часть микропроцессорной системы на микроконтроллере AT89S53, которая принимает данные от двух источников и выдаёт два управляющих сигнала. Число $X1$ оператор набирает на матричной клавиатуре 4×3 (четыре столбца, три строки), а отсчёты $X2$ приходят от внешнего устройства и накапливаются в двухпортовом ОЗУ IDT7005, работающем как кольцевой буфер на 1520 байт. Результат работы системы — строб $Y1$ длительностью 205 мс на выводе P1.2 и восьмиразрядный код $Y2 = (9 + 2 + X1 + X2) \bmod 256$ (при $X1 = 0$ — ноль), который записывается в выходной регистр и сопровождается стробом 1869 мкс на выводе P1.3. Для контроля введённой цифры служит семисегментный индикатор с общим анодом, поэтому сегменты в моём варианте зажигаются нулём. Все внешние устройства выбираются через дешифратор 74НС138: буфер — выходом $Y4$, регистр $Y2$ — $Y5$, индикатор — $Y6$, клавиатура — $Y7$.

1. РАЗРАБОТКА АППАРАТНОЙ ЧАСТИ

1.1. Разработка структурной и функциональной схем

Структурная схема МПС (рисунок 1.1) задана техническим заданием и состоит из микропроцессорного модуля МРМ, оперативного и постоянного запоминающих устройств RAM и ROM, устройств ввода-вывода IOU (входные сигналы X, выходные Y), контроллера прерываний IC и пульта управления CPAN, соединённых общей шиной.




Рис. 1.1. Структурная схема МПС

- МРМ — микроконтроллер AT89S53, 12 МГц, выполняет программу управления;
- RAM — внутреннее ОЗУ МК (переменные, указатели и флаги буфера, стек) и внешнее двухпортовое ОЗУ IDT7005 (кольцевой буфер сигнала X_2);
- ROM — внутренняя флэш-память программ МК (12 Кбайт);
- IC — система прерываний МК: INT0 (клавиатура), INT1 (строб X_2), таймеры 0 и 1;
- IOU — выводы портов МК (стробы Y_1, Y_2), второй порт буфера (ввод X_2), выходной регистр Y_2 ;
- CPAN — матричная клавиатура 4×3 и семисегментный индикатор.

Функциональная схема (рисунок 1.2) показывает, какими микросхемами реализованы блоки и как они связаны. Младший байт адреса и данные передаются по порту P0 и фиксируются защёлкой DD3 по сигналу ALE; старшие разряды адреса выдаёт порт P2. Три старших разряда A13–A15 поступают на дешифратор DD4, выходы которого $Y_0...Y_7$ — сигналы выбора (CS) внешних устройств; дешифратор работает только при $CS_EN = P3.4 = 1$.




Рис. 1.2. Функциональная схема МПС
Распределение ресурсов микроконтроллера приведено в таблице 1.1.

Таблица 1.1

Распределение ресурсов микроконтроллера

Ресурс	Назначение
P0	мультиплексированная шина: младший байт адреса A0–A7 / данные D0–D7
P2.0–P2.4	адрес A8–A12 (буфер 8 Кбайт — 13 разрядов)
P2.5–P2.7	адрес A13–A15 — входы A0–A2 дешифратора
P1.2	строб Y_1 (активный 0), 205 мс
P1.3	строб сопровождения Y_2 (активный 0), 1869 мкс
P3.2 (INT0)	прерывание клавиатуры
P3.3 (INT1)	прерывание от строба X_2
P3.4	CS_EN — разрешение дешифратора адреса
P3.6, P3.7	WR, RD — стробы записи и чтения внешней памяти
Таймер 0	отсчёт $T_1 = 205$ мс и $T_3 = 2,380$ с (тик 1 мс)
Таймер 1	отсчёт $T_2 = 1869$ мкс
Внутреннее ОЗУ	указатели буфера «голова» 44h, «хвост» 46h; флаги пустоты 20h.2 и переполнения 21h.3; стек с 08h

1.2. Разработка микропроцессорного устройства

Схема микропроцессорного устройства приведена на рисунке 1.3. Тактовая частота задаётся кварцевым резонатором ZQ1 на 12 МГц; машинный цикл МК равен 12 периодам генератора, т. е. 1 мкс. Конденсаторы C1, C2 выбраны по рекомендации производителя МК (30 пФ $\pm$ 10 пФ) [1].




Рис. 1.3. Схема микропроцессорного устройства

Сброс МК выполняется RC-цепью C3–R1: при включении питания конденсатор заряжается через резистор, и на входе RST держится высокий уровень. По документации [1] для сброса достаточно высокого уровня на RST в течение двух машинных циклов при работающем генераторе. Постоянная времени цепи:

$$\tau = R \cdot C = 10 \text{ кОм} \cdot 10 \text{ мкФ} = 100 \text{ мс}$$

что многократно превышает 2 мкс и время запуска кварцевого генератора, поэтому сброс надёжен. Вывод EA подключён к +5 В — программа выполняется из внутренней памяти; PSEN не используется.

Защёлка DD3 (74AC573) фиксирует младший байт адреса с порта P0 по спаду ALE; дальше по P0 передаются данные. Выбор внешних устройств выполняет дешифратор DD4 (74HC138, рисунок 1.4): на входы A0–A2 поданы разряды адреса A13–A15, входы $\bar{E}0$ и $\bar{E}1$ соединены с общим проводом, вход E2 — с выводом CS_EN (P3.4). Номер выхода дешифратора для каждого устройства задан вариантом (таблица 1.2).




Рис. 1.4. Дешифратор адреса внешних устройств

Таблица 1.2

Назначение выходов дешифратора		
Выход	Устройство	Окно адресов
Y0	не используется	00h–1FFh

Выход	Устройство	Окно адресов
Y1	не используется	2000h–3FFFh
Y2	не используется	4000h–5FFFh
Y3	не используется	6000h–7FFFh
Y4	Буфер (IDT7005)	8000h–9FFFh
Y5	Регистр Y2	0A000h–0BFFFh
Y6	Индикатор	0C000h–0DFFFh
Y7	Клавиатура	0E000h–0FFFFh

Назначение выводов микроконтроллера приведено в таблице 1.3, карта адресного пространства — в таблице 1.4.

Таблица 1.3

Назначение выводов микроконтроллера

Вывод	Обозначение	Назначение	Режим
1	P1.0	не используется	—
2	P1.1	не используется	—
3	P1.2	строб Y1	выход
4	P1.3	строб Y2	выход
5	P1.4	не используется	—
6	P1.5	не используется	—
7	P1.6	не используется	—
8	P1.7	не используется	—
9	RST	сброс (RC-цепь)	вход
10	P3.0 (RXD)	не используется	—
11	P3.1 (TXD)	не используется	—
12	P3.2 (INT0)	прерывание клавиатуры	вход
13	P3.3 (INT1)	прерывание от строба X2	вход
14	P3.4 (T0)	CS_EN — разрешение дешифратора	выход
15	P3.5 (T1)	не используется	—
16	P3.6 (WR)	строб записи внешней памяти	выход
17	P3.7 (RD)	строб чтения внешней памяти	выход
18	XTAL2	кварцевый резонатор	—
19	XTAL1	кварцевый резонатор	—
20	GND	общий провод	—
21	P2.0	адрес A8	выход
22	P2.1	адрес A9	выход
23	P2.2	адрес A10	выход
24	P2.3	адрес A11	выход
25	P2.4	адрес A12	выход
26	P2.5	адрес A13 → дешифратор, вход A0	выход
27	P2.6	адрес A14 → дешифратор, вход A1	выход
28	P2.7	адрес A15 → дешифратор, вход A2	выход
29	PSEN	не используется (программа во внутренней памяти)	—
30	ALE	строб защёлки младшего байта адреса	выход
31	EA	подключён к +5 В	вход
32	P0.7	адрес A7 / данные D7	вход/выход
33	P0.6	адрес A6 / данные D6	вход/выход
34	P0.5	адрес A5 / данные D5	вход/выход
35	P0.4	адрес A4 / данные D4	вход/выход
36	P0.3	адрес A3 / данные D3	вход/выход

Вывод	Обозначение	Назначение	Режим
37	P0.2	адрес A2 / данные D2	вход/выход
38	P0.1	адрес A1 / данные D1	вход/выход
39	P0.0	адрес A0 / данные D0	вход/выход
40	VCC	питание +5 В	—

Таблица 1.4

Карта адресного пространства

Диапазон адресов	Область	Назначение
0000h–2FFFh	Память программ (внутренняя флэш, 12 Кбайт)	программа управления
00h–7Fh	Внутреннее ОЗУ, прямая и косвенная адресация	банк регистров 0, стек с 08h, биты 20h–2Fh (флаги), переменные с 30h
80h–FFh	Внутреннее ОЗУ (косвенная адресация) / SFR (прямая)	регистры специальных функций
00h–1FFFh	Внешняя память данных (movx), окно Y0	не используется
2000h–3FFFh	Внешняя память данных (movx), окно Y1	не используется
4000h–5FFFh	Внешняя память данных (movx), окно Y2	не используется
6000h–7FFFh	Внешняя память данных (movx), окно Y3	не используется
8000h–9FFFh	Внешняя память данных (movx), окно Y4	Буфер (IDT7005) (Y4)
0A000h–0BFFFh	Внешняя память данных (movx), окно Y5	Регистр Y2 (Y5)
0C000h–0DFFFh	Внешняя память данных (movx), окно Y6	Индикатор (Y6)
0E000h–0FFFFh	Внешняя память данных (movx), окно Y7	Клавиатура (Y7)

1.3. Разработка панели управления

Клавиатура (рисунок 1.5) — матрица 4×3 из 12 кнопок. Столбцы Col1...Col4 задаются 4-разрядным регистром DD2 (74HC173), который записывается по адресу клавиатуры; сброс регистра подключён к RST, поэтому после включения все столбцы в нуле. Строки Row1...Row3 через повторитель DD8 (74AC244) читаются на шину данных; элемент «И» DD7 объединяет строки и формирует сигнал прерывания INT0 при нажатии любой клавиши. Диоды КД521А в цепях столбцов исключают замыкание выходов регистра при одновременном нажатии нескольких клавиш.



XS1.3

$$C \geq T_{\text{др}} / (3 \cdot R_2) = 5 \cdot 10^{-3} \text{ с} / (3 \cdot 10 \cdot 10^3 \text{ Ом}) = 166,7 \text{ нФ}$$
$$I = V_{CC} / R1 + V_{CC} / R2 = 5 \text{ В} / 2 \text{ кОм} + 5 \text{ В} / 10 \text{ кОм} = 2,5 \text{ мА} + 0,5 \text{ мА} = 3 \text{ мА}$$

Таблица 1.5

Таблица 1.5

Индикатор (рисунок 1.6) — семисегментный FYS-5612BX с общим анодом — сегмент горит при низком уровне на выходе регистра. Код символа записывается в регистр DD11 (74AC573), который защёлкивает его по окончании записи (Load = ИЛИ-НЕ(CS, WR), элемент DD5); выходы регистра через токоограничивающие резисторы управляют сегментами (статическая индикация: МК не тратит время на обновление).




Рис. 1.6. Схема подключения индикатора

Сопротивление резистора сегмента (второй закон Кирхгофа, методические указания):

$$R = (V_{cc} - U_{VD} - U_{OL}) / I_{VD} \geq (5,25 \text{ В} - 2,0 \text{ В} - 0 \text{ В}) / 10 \text{ мА} = 325 \text{ Ом}$$

где $V_{cc} = 5,25 \text{ В}$ — напряжение питания с допуском $\pm 5\%$; $U_{VD} = 2,0 \text{ В}$ — прямое напряжение сегмента FYS-5612 [3]; $U_{OL} = 0$ — падение на выходе регистра в худшем случае; $I_{VD} = 10 \text{ мА}$ — ток сегмента, не превышающий нагрузочной способности линии (ТЗ: не более 10 мА). Выбран ближайший больший номинал ряда E24 — 330 Ом (R8–R15, МЛТ-0,125 330 Ом $\pm 5\%$). Мощность резистора $P = I^2 \cdot R = (10 \text{ мА})^2 \cdot 330 \text{ Ом} = 33 \text{ мВт}$.

Коды символов (табл. 2 ТЗ) приведены в таблице 1.6.

Таблица 1.6

Коды символов индикатора

Символ	Код	dp	g	f	e	d	c	b	a
0	0C0h	1	1	0	0	0	0	0	0
1	0F9h	1	1	1	1	1	0	0	1
2	0A4h	1	0	1	0	0	1	0	0
3	0B0h	1	0	1	1	0	0	0	0
4	99h	1	0	0	1	1	0	0	1
5	92h	1	0	0	1	0	0	1	0
6	82h	1	0	0	0	0	0	1	0
7	0F8h	1	1	1	1	1	0	0	0
8	80h	1	0	0	0	0	0	0	0
9	90h	1	0	0	1	0	0	0	0
E	86h	1	0	0	0	0	1	1	0
выкл	0FFh	1	1	1	1	1	1	1	1

1.4. Разработка двухпортового буфера

Кольцевой буфер сигнала X_2 организован во внешнем двухпортовом статическом ОЗУ IDT7005 (DD10, 8 Кбайт $\times$ 8, рисунок 1.7). Объём буфера по варианту V = 1520 байт; для адресации нужно 11 разрядов ($2^{11} = 2048 \geq 1520$), в схеме подключены все 13 адресных входов A0–A12, буфер занимает ячейки 8000h–85EFh окна Y4. Микросхема работает в режиме ведомой (M/S = 0), сигналы BUSY не используются.

Подключение выполнено по методическим указаниям (приложение А). Оба порта выбираются одним сигналом CS_buf — выходом Y4 дешифратора, и на оба порта с шины МК подаётся один и тот же адрес A0–A12, поэтому МК обращается к одной и той же ячейке с двух сторон. Левый порт работает только на чтение (R/W = 1): его данные D0–D7 подключены к шине P0, выходы открывает RD (OE). Правый порт работает только на запись (OE = 1): данные

I/O0R–I/O7R подключены к разъёму внешнего устройства, запись выполняет сигнал WR МК (R/W правого порта). Внешнее устройство выставляет отсчёт X_2 на разъём и сообщает о нём стробом X_2 , который поступает на вход прерывания INT1. Обработчик прерывания выставляет адрес «головы» и выполняет `movx @DPTR, A`; в цикле записи МК в ячейку попадает байт с разъёма, а не содержимое аккумулятора, после чего МК сдвигает указатель «голова» и обновляет флаги. Чтение кольца (`movx A, @DPTR`) идёт через левый порт. Указатели и флаги буфера целиком ведёт МК, внешнему устройству адрес знать не нужно.




Рис. 1.7. Подключение кольцевого буфера

Обмен через буфер в моём варианте удобно проследить по одному отсчёту. Внешнее устройство выставляет X_2 на разъём, связанный с данными правого порта IDT7005, и подаёт строб, который приходит на вход INT1. В обработчике INT1 микроконтроллер кладёт в DPTR адрес «головы» и выполняет `movx` записи: адрес A0–A12 и общий CS с выхода Y4 попадают на оба порта сразу, а импульс WR на входе R/W правого порта заносит в выбранную ячейку именно байт с разъёма, а не содержимое аккумулятора. После этого программа переводит «голову» на следующую ячейку. Позже, когда отсчёт нужен для расчёта Y2, МК читает ячейку «хвоста» через левый порт по сигналу RD (вход OE) и сдвигает «хвост»; оба указателя после 85EFh возвращаются на 8000h, а по их совпадению ведутся флаги пустоты и переполнения. Таким образом, внешнему устройству адреса знать не нужно — всем кольцом управляет программа МК.

Временные диаграммы обмена МК с буфером (чтение и запись командами `movx`) приведены на рисунках 1.8 и 1.9; параметры — по документации AT89S53 для кварца 12 МГц [1] (таблица 1.7).




Рис. 1.8. Временная диаграмма чтения из буфера (movx A, @DPTR)




Рис. 1.9. Временная диаграмма записи в буфер (movx @DPTR, A)

Таблица 1.7

Временные параметры шины AT89S53 при 12 МГц [1]

Параметр	Обозначение	Значение, нс
Адрес действителен до спада ALE	t_{AVLL}	≥ 43
Удержание адреса после спада ALE	t_{LLAX}	≥ 48
Спад ALE — спад RD/WR	t_{LLWL}	200...300
Длительность импульса RD	t_{RLRH}	≥ 400
Спад RD — данные действительны	t_{RLDV}	≤ 252
Удержание данных после RD	t_{RHDX}	≥ 0
Длительность импульса WR	t_{WLWH}	≥ 400
Данные действительны до фронта WR	t_{QVWH}	≥ 433
Удержание данных после WR	t_{WHQX}	≥ 33

Требования ОЗУ IDT7005S55 к сигналам шины [2] сопоставлены с тем, что обеспечивает МК при 12 МГц (таблица 1.8). Время, которое МК даёт ОЗУ, получено из параметров таблицы 1.7: адрес выставляется не позже чем за $t_{AVLL} + t_{LLWL} = 43 + 200 = 243$ нс до спада RD/WR, данные при чтении МК принимает через $t_{RLDV} = 252$ нс после спада RD.

Таблица 1.8

Сравнение времён шины МК и IDT7005S55

Операция	Требование ОЗУ [2]	Обеспечивает МК	Запас, нс
Чтение: выдача данных после OE	$t_{AOE} \leq 30$ нс	$t_{RLDV} = 252$ нс	222
Чтение: выдача данных после адреса	$t_{AA} \leq 55$ нс	$243 + 252 = 495$ нс	440
Запись: длительность импульса	$t_{WP} \geq 40$ нс	$t_{WLWH} \geq 400$ нс	360
Запись: данные до конца записи	$t_{DW} \geq 30$ нс	X2 на разъёме весь цикл WR (≥ 400 нс)	≥ 370
Запись: удержание данных	$t_{DH} \geq 0$	X2 до след. отсчёта (≥ 250 мс)	≥ 0
Запись: адрес до начала записи	$t_{AS} \geq 0$	$t_{AVLL} + t_{LLWL} \geq 243$ нс	243

Из сравнения видно, что микросхема IDT7005S55 намного быстрее шины AT89S53 на 12 МГц: самый малый запас — 222 нс при выдаче данных после OE, хотя память требует всего 30 нс. При записи байт X2 стоит на разъёме весь импульс WR, так что требования к установке и удержанию данных выполняются сами собой. Значит, согласующие элементы и такты ожидания не нужны, и буфер можно подключать к шине напрямую.

1.5. Разработка интерфейсных устройств ввода-вывода

Сигнал X_1 вводится с клавиатуры (подраздел 1.3), сигнал X_2 — через второй порт буфера (подраздел 1.4). Сигнал Y_1 — программно формируемый строб низкого уровня длительностью $T_1 = 205$ мс на выводе P1.2 (отсчёт — таймер 0). Сигнал $Y_2 = (9 + 2 + X_1 + X_2) \bmod 256$ при $X_1 \neq 0$ (иначе 0) записывается в 8-разрядный регистр DD6 (74AC573, рисунок 1.10), выбираемый выходом Y5 дешифратора; регистр защёлкивает данные по окончании записи ($\text{Load} = \text{ИЛИ-НЕ}(\text{CS}, \text{WR})$, элемент DD5.1) и держит предыдущее значение до новой записи. Каждая запись сопровождается стробом низкого уровня длительностью $T_2 = 1869$ мкс на выводе P1.3 (таймер 1).




Рис. 1.10. Выходной регистр Y2 и разъёмы

Все выходы МК нагружены только входами микросхем КМОП (единицы микроампер), поэтому ограничение ТЗ на нагрузку линии порта (не более 10 мА) выполняется с большим запасом.

1.6. Повышение помехоустойчивости МПС

По ТЗ (п. 2.1, пункт 10) у выводов питания каждого корпуса микросхем установлен керамический конденсатор 33 нФ (C5–C15, К10-17Б 33 нФ $\pm 10\%$), на входе цепи питания — электролитический конденсатор 470 мкФ (C4, К50-35 16 В 470 мкФ), рисунок 1.11. Керамические конденсаторы подавляют высокочастотные импульсные помехи при переключении КМОП-микросхем, электролитический — низкочастотные пульсации источника.




Рис. 1.11. Цепь питания и фильтрующие конденсаторы

СПИСОК ЛИТЕРАТУРЫ

1. AT89S53. 8-bit Microcontroller with 12K Bytes Flash : datasheet. — Текст : электронный // Microchip Technology (Atmel) : [сайт]. — URL: <https://www.microchip.com> (дата обращения: 06.10.26).
2. IDT7005S/L. High-Speed 8K x 8 Dual-Port Static RAM : datasheet. — Текст : электронный // Renesas Electronics (IDT) : [сайт]. — URL: <https://www.renesas.com> (дата обращения: 06.10.26).
3. FYS-5612AX / FYS-5612BX. 0.56" Single Digit Numeric Display : datasheet. — Текст : электронный // Foryard Optoelectronics : [сайт]. — URL: <https://www.foryard.com> (дата обращения: 06.10.26).
4. SN74HC138. 3-Line to 8-Line Decoders/Demultiplexers : datasheet. — Текст : электронный // Texas Instruments : [сайт]. — URL: <https://www.ti.com> (дата обращения: 06.10.26).
5. 74AC573. Octal D-Type Latch with 3-STATE Outputs : datasheet. — Текст : электронный // onsemi : [сайт]. — URL: <https://www.onsemi.com> (дата обращения: 06.10.26).
6. 74HC173. Quad D-type flip-flop; positive-edge trigger; 3-state : datasheet. — Текст : электронный // Nexperia : [сайт]. — URL: <https://www.nexperia.com> (дата обращения: 06.10.26).
7. IN74AC244. Octal 3-State Noninverting Buffer/Line Driver : datasheet. — Текст : электронный // ОАО «Интеграл» : [сайт]. — URL: <https://www.integral.by> (дата обращения: 06.10.26).
8. Техническое задание к курсовой работе по дисциплине «Микропроцессорные системы». — М. : НИУ «МЭИ», 2026. — 12 с.
9. Методические указания к курсовой работе по дисциплине «Микропроцессорные системы». — М. : НИУ «МЭИ», 2026. — 16 с.

ПРИЛОЖЕНИЕ А

Перечень элементов

Таблица А.1

Перечень элементов

Поз. обозначение	Наименование	Кол .	Примечание
	Конденсаторы		
C1, C2	K10-17Б 30 пФ $\pm 10\%$	2	
C3	K50-35 16 В 10 мкФ	1	
C4	K50-35 16 В 470 мкФ	1	
C5–C15	K10-17Б 33 нФ $\pm 10\%$	11	
C16–C18	K10-17Б 220 нФ $\pm 10\%$	3	
	Микросхемы		
DD1	AT89S53-24PU	1	Микроконтроллер
DD2	74HC173	1	Регистр 4-разрядный
DD3	74AC573	1	Регистр 8-разрядный
DD4	74HC138	1	Дешифратор 3 на 8
DD5	74HC02	1	4 элемента 2ИЛИ-НЕ
DD6	74AC573	1	Регистр 8-разрядный
DD7	74HC11	1	3 элемента 3И
DD8	IN74AC244	1	Повторитель с тремя состояниями
DD9	74HC32	1	4 элемента 2ИЛИ
DD10	IDT7005S55PF	1	Двухпортовое ОЗУ 8Кх8
DD11	74AC573	1	Регистр 8-разрядный
	Индикаторы		
HG1	Индикатор FYS-5612BX	1	Общий анод
	Резисторы		
R1	МЛТ-0,125 10 кОм $\pm 5\%$	1	
R2–R4	МЛТ-0,125 2 кОм $\pm 5\%$	3	
R5–R7	МЛТ-0,125 10 кОм $\pm 5\%$	3	
R8–R15	МЛТ-0,125 330 Ом $\pm 5\%$	8	
	Кнопки		
SB1–SB12	Кнопка DTSM-62N-V	12	
	Диоды		
VD1–VD4	Диод КД521А	4	
	Разъёмы		
XS1	Розетка PBS-23	1	23 конт.
	Резонаторы		
ZQ1	Резонатор кварцевый HC-49S 12 МГц	1	

Схема электрическая принципиальная




Рис. Б.1. Схема электрическая принципиальная (группа А-09-23, вариант 2, ЭЗ)